PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-130103

.....

(43)Date of publication of application: 16.05.1997

(51)Int.CI.

H01P 1/203 H01P 1/205

(21)Application number: 07-283017

(71)Applicant: NIF

NIPPON CEMENT CO LTD

(22)Date of filing:

31.10.1995


(72)Inventor:

ENDO TOSHIYUKI

(54) BAND PASS FILTER PROVIDED WITH MULTI-LAYERED SUBSTRATE-INCORPORATED TRAP

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an inexpensive and compact band pass filter provided with trap of 800MHz to 2GHz band by using a standard organic multilayered substrate and a capacitor ship on the market. SOLUTION: This band pass filter provided with trap of 800MHz to 2GHz band consists of conductor layers 5 to 8, an organic dielectric layer, a multilayered substrate, and a capacitor chip 9 mounted on the multilayered substrate, and components of the filter other than the capacitor 9 and an input/ output terminal 11 are provided on internal conductor layers. Conductor layers 5 to 8 constituting the filter are electrically connected to each other via through hole 12 to 14.



LEGAL STATUS

[Date of request for examination]

11.03.2002

[Date of sending the examiner's decision of rejection]

19.03.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-130103

(43)公開日 平成9年(1997)5月16日

K

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 P 1/203

1/205

H01P 1/203

1/205

審査請求 未請求 請求項の数2 OL (全 4 頁)

(21)出願番号

特願平7-283017

(22)出顧日

平成7年(1995)10月31日

(71)出願人 000004190

日本セメント株式会社

東京都千代田区大手町1丁目6番1号

(72)発明者 遠藤 俊行

東京都千代田区大手町1-6-1 日本セ

メント株式会社内


(74)代理人 弁理士 奥山 尚男 (外4名)

(54) 【発明の名称】 多層基板内層型トラップ付きパンドパスフィルタ

(57)【要約】

【課題】 標準的な有機系多層基板と市販のコンデンサチップを使用して、安価で小型の800MHz~2GHz帯のトラップ付きバンドパスフィルタを提供する。

【解決手段】 導体層 5~8と有機系誘電体層 1 6と多層基板と、該多層基板の上に表面実装されたコンデンサチップ 9 とを含み、該コンデンサ 9 と入出力端子 1 1 以外のフィルタの構成要素を内部の導体層に設けた、8 0 0 M H z ~2 G H z 帯のトラップ付きバンドパスフィルタを提供する。さらに、このトラップ付きバンドパスフィルタにおいて、フィルタを構成する導体層 5~8 を貫通スルーホール 1 2~1 4 により電気的に接続したフィルタを提供する。



Best Available Copy

【特許請求の範囲】

【請求項1】 複数の導体層と複数の有機系誘電体層と を含む多層基板と、該多層基板の上に表面実装されたコ ンデンサチップとからなり、該コンデンサと入出力端子 以外のフィルタの構成要素を該多層基板内部の導体層に 設けた、800MHz~2GHz帯のトラップ付きバン ドパスフィルタ。

【請求項2】 フィルタを構成する導体層を貫通スルー ホールにより電気的に接続したことを特徴とする請求項 1記載の800MHz~2GHz帯のトラップ付きバン(10)発明は、上記トラップ付きバンドパスフィルタにおい ドパスフィルタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、携帯電話や、PH S (personal handy phonesys tem)用の携帯用無線機等に用いられる800MHz ~2GHz帯の高周波パンドパスフィルタに関し、より 具体的には、有機系多層基板の内層に構成した多層基板 内層型トラップ付きバンドパスフィルタに関する。

[0002]

【従来の技術】携帯電話や、PHSの急速な普及によ り、携帯用無線機の性能の向上と小型化が強く求められ ている。一般的な電子回路については、より多くの回路 素子がワンチップに納められるなどして小型化が進む 中、特に800MHz~2GHz帯の髙周波パンドパス フィルタの小型化が強く望まれている。また、製造コス トの引き下げ、全体的な製造工程の簡略化などの既存の 課題に対する解決がより緊急に求められている。

【0003】従来、コンデンサやコイルなどのバンドバ スフィルタの構成要素をセラミックスの多層基板に作り 込む技術はよく知られている。このようなバンドパスフ ィルタは、他の回路要素と一緒にセラミックス基板内に 納めることができるので、バンドパスフィルタだけのた めの別個の製造工程を必要とせず、同路の小型化も可能 であるという利点を有していた。

【0004】しかし、セラミックス製の多層基板は、一 般的に、(1)強度が低く割れやすいため、取り扱いが 難しく、(2)誘電率が高いため、設計が難しい、

(3) 焼成という工程が必要なため、製造コストが大変 高く、また、納期に時間がかかる、といった問題があ り、未だに製品としては少ない例しかない。セラミック スを使用したバンドバスフィルタは、フィルタチップと して携帯電話用に既に販売されているが、このようなチ ップ部品の実装領域の大きさは相当なものであり、それ を使用した回路全体の小型化の妨げとなっている。そし て、上記のような、セラミックス多層基板が一般に有す る問題点を持っている。

[0005]

【発明が解決しようとする課題】本発明の目的は、標準

て、安価で小型の800MHz~2GHz帯のトラップ 付きバンドパスフィルタを提供することを目的とする。 [0006]

【課題を解決するための手段】本発明は、複数の導体層 と複数の有機系誘電体層とを含む多層基板と、該多層基 板の上に表面実装されたコンデンサチップとからなり、 該コンデンサと入出力端子以外のフィルタの構成要素を 内部の導体層に設けた、800MHz~2GHz帯のト ラップ付きバンドパスフィルタを提供する。さらに、本 て、フィルタを構成する導体層を貫通スルーホールによ り電気的に接続したフィルタを提供する。

[0007]

【発明の実施の形態】本発明において用いられるコンデ ンサチップは、広く市販されているコンデンサチップを 使用することができる。コンデンサの容量としては、約 O. 5pFから約3pF程度である。現在市販されてい るコンデンサチップの大きさは、約1mmから約2mm 程度の大きさである。このように、コンデンサチップ自 20 体の大きさが小さいので、パンドパスフィルタ全体の大 きさも小さいものとすることができ、回路の小型化が図 れる利点が本発明にはある。また、コンデンサチップを 使用したことにより、有機系基板材料の誘電損失の影響 が少なくなるという利点がある。

【0008】本発明における導体層は、チップコンデン サを表面実装するための導体部分を1層と数えて、フィ ルタ回路の要部を構成するストリップラインとあわせて 最低でも2層必要である。通常は、2層のシールド用導 体膜とあわせて、少なくとも4層必要である。しかし、 誘電体層の数も同様であるが、それ以上の任意の数の導 体層があってよい。

【0009】本発明のバンドパスフィルタにおいて用い られる基板用の有機系誘電体としては、特に限定はされ ないが、ガラスエポキシ樹脂などを好適に用いることが できる。また誘電体層の数は、特に限定されない。上記 のようにシールド層2層を加えて4層の導体層がある場 合には、誘電体層の数は、3以上であればよく、上限は 特にない。

【0010】特に、本発明のバンドパスフィルタは、一 般的に広く利用されている有機系誘電体を基板材料とし て使用しているので、フィルタ以外の、例えば、ローノ イズアンプやミキサ回路とともに一つの多層基板中に構 成することができることを特徴としている。このような 場合には、4以上の誘電体層を用いることが有利な場合 がある。

【0011】入出力のための1/〇端子を構成する部分 は、例えば、チップコンデンサが表面実装される表面に 設けることができるが、その他の構成も可能である。例 えば、他の回路と同一の多層基板に本発明のバンドバス 的な有機系多層基板と市販のコンデンサチップを使用し 50 フィルタを設ける場合には、入出力を多層基板の表面で 3

はなく、その内部で行うことが好ましい場合がある。また、導体層間の電気的な接続は、スルーホールにより行うことができるが、本発明の場合には、層構成が簡素化できるので、ブラインドスルーホールではなく、貫通スルーホールによりこの接続を行うことができる。貫通スルーホールにより電気的接続を行う場合には、導体層と誘電体各層を貫通する穴を開けて、その後メッキ処理等によりその穴を導体で満たすことにより、ブラインドスルーホールの場合に較べて製造工程がより簡易になる。【0012】

【実施例】以下に具体的な回路構成を参照しながら、本発明のバンドバスフェルタの構成と特性をより詳細に説明する。しかし、下記の実施例は、単に例として示したものであり、特許請求の範囲に記載された発明の範囲を限定するものではない。図1には、本発明の一実施例である通過帯域の上下にトラップを入れたバンドバスフィルタの回路構成を示す。この回路は、PHS用に設計されたものである。本実施例においては、コンデンサ1の容量Cmを、1pFとし、1005チップとして広く市販されているものを用いた。主要なストリップライン2、3が示されており、ストリップライン3同士の結合定数はMである。入出力用の端子4がある。

【0013】また、図2には、図1の回路構成を実現す るための導体層5~8のパターンを示す。図2におい て、導体層4層5~8のパターンとそれを電気的に接続 するための貫通スルーホール12~14のみが示されて いる。表面を構成する第1層5には、チップコンデンサ 9が置かれ、このコンデンサ接続用の端子部分10と入 出力用の導体部分11が設けられている。この第1層5 の表面にはすべてのスルーホール12~14が見える。 第2層6はグラウンドのシールド層をなす内層であり、 コンデンサチップ用端子10と入出力用端子11にそれ ぞれ接続するスルーホール13と14は、このシールド 層とは電気的に接続していない。しかし、グラウンド用 のスルーホール12が、この第2層6に電気的に接続し ている。さらに、もう一つの内層である第3層7には、 本発明のフィルタのコンデンサ以外の回路要素となるス トリップライン15が導体膜により形成されている。3 組6本のスルーホール12~14のすべてが、この第3 層の導体と何らかの形で電気的に接続している。第4層 40 8の導体は、裏面に当たるシールド層を形成している。 このシールド用導体膜に電気的に接続しているのは、グ . ラウンド用スルーホール 12のみであり、他のスルーホ ール13、14は、裏面の表面に出ているものの、この シールド用導体膜に電気的に接続していない。

【0014】なお、図2においては導体のパターンとスルーホールのみを示した。現実の回路を構成するためには、この導体層間に有機系誘電体の層を配置する。この誘電体層の材質としては、本実施例においては、三菱ガス化学製EL240を用い、層厚としては、1層当たり 50

約0.3 mmを採用した。導体層の厚さは約 18μ mであった。

【0015】図3には、この導体パターンの平面図とその大きさを示す。パターンの縦と横の大きさは、それぞれ、約5.5mmと約9mmとした。パターン中の各要素大きさは、縦横の辺の長さにほぼ縮尺して示してある

【0016】図4には、積層した誘電体層16と導体層の断面を模式的に示す。この図においては、貫通スルー 10 ホール12と13が貫通して表面と裏面に出ている様子が看取できる。

【0017】図5と図6には、本実施例のトラップ付き パンドパスフィルタの特性について、実際に測定した結 果を示す。図5には、通過特性を周波数の関数として示 す。図6には、リターンロス特性を同じく周波数の関数 として示す。

[0018]

【発明の効果】上述のように、本発明によれば、導体層の構成を簡素化できる。したがって、例えば、4層の導20 体と貫通スルーホールのみでトラップ付きパンドパスフィルタを構成することができる。また、チップコンデンサを用いるため、フィルタ回路の小型化を図ることができる。さらに、一般的な回路に用いられる有機系多層基板を使用しているので、他の回路、アンプ回路やミキサー回路などを本発明のフィルタと同じ基板中に構成できるので、通信機に必要な回路全体の小型化に役立つ。

【図面の簡単な説明】

【図1】本発明の実施例の回路図を示す。

【図2】図1の実施例の回路を実現するための導体層の 30 パターンと貫通スルーホールを示す。

【図3】図1の実施例の回路を実現するための導体層の パターンを示す。

【図4】積層した上記実施例にかかるフィルタの断面の 模式図を示す。


【図5】上記実施例のフィルタの周波数通過特性を示す。

【図6】上記実施例のフィルタの周波数リターンロス特性を示す。

【符号の説明】

- 40 1 コンデンサ
 - 2、3 ストリップライン
 - 4 入出力端子
 - 5 第1導体層(表面)
 - 6 第2 導体層
 - 7 第3 導体層
 - 8 第4導体層(裏面)
 - 9 コンデンサチップ
 - 10 コンデンサチップ用導体
 - 11 入出力端子導体
 - 12 グラウンド用貫通スルーホール

1



Best Available Copy